

**SCHEDA DATI PER OFFERTA FORMATIVA PUBBLICA DI CUI AL PUNTO 1.2  
DELLA CIRCOLARE MINISTERIALE N° 187 DELL'11 GIUGNO 2008**

<b>Insegnamento:</b> <b>Modulo di:</b> <b>n.crediti/n.ore:</b> <b>Docente titolare:</b> <b>Qualifica</b> <b>SSD di appartenenza</b> <b>Struttura di afferenza</b>  <b>Telefono</b> <b>e-mail</b> <b>Orario di ricevimento</b> <b>Sito web docente</b>	Sistemi di elaborazione dell'informazione Calcolatori Elettronici 6 CFU/60 ore Fabio Roli Professore Ordinario ING-INF/05 – Sistemi di elaborazione delle informazioni Dipartimento di Ingegneria Elettrica ed Elettronica, Università degli Studi di Cagliari 070 675 5779 roli@diee.unica.it Riceve su appuntamento <a href="http://prag.diee.unica.it/n3ws1t0/node/165">http://prag.diee.unica.it/n3ws1t0/node/165</a>
<b>Curriculum scientifico</b>	<p>Fabio Roli si è laureato e ha conseguito il Dottorato di Ricerca in Ing. Elettronica presso l'Università di Genova. Dal 1995 fa parte del Dipartimento di Ing. Elettrica ed Elettronica dell'Università di Cagliari, dove attualmente è Professore Ordinario e dirige il gruppo di ricerca sul Pattern Recognition e le sue Applicazioni. È stato organizzatore di cinque edizioni del workshop internazionale sui Sistemi di Classificatori Multipli. E' membro delle principali associazioni scientifiche e professionali del settore, di comitati tecnici e dei comitati editoriali di diverse riviste internazionali.</p> <p>Pubblicazioni</p> <p>P. Coli, G.L. Marcialis, F. Roli, "Fingerprint silicon replicas: static and dynamic features for vitality detection using an optical capture device", International Journal of Image and Graphics, vol. 8, issue 4, pp. 495-512, 2008.</p> <p>G. Fumera, F. Roli, A. Serrau, "A Theoretical Analysis of Bagging as a Linear Combination of Classifiers", IEEE Transactions on Pattern Analysis and Machine Intelligence, vol. 30, issue 7, pp. 1293-1299, 2008.</p> <p>G. Giacinto, R. Perdisci, M. Del Rio, F. Roli, "Intrusion detection in computer networks by a modular ensemble of one-class classifiers", Information Fusion, vol. 9, issue 1, pp. 69-82, 2008.</p> <p>F. Roli, L. Didaci, G.L. Marcialis, "Adaptive biometric systems that can improve with use", in: Advances in Biometrics: Sensors, Systems and Algorithms, Springer, pp. 447-471, 2008.</p> <p>G. Fumera, I. Pillai, F. Roli, "Spam filtering based on the analysis of text information embedded into images", Journal of Machine Learning Research (special issue on Machine Learning in Computer Security), vol. 7, pp. 2699-2720, 2006.</p>
<b>Contenuto schematico del</b>	Il corso fornisce i concetti fondamentali sulle architetture dei

<b>corso di insegnamento</b>	<p>calcolatori. A partire dallo studio di reti logiche elementari, si analizza il cosiddetto modello di Von Neumann nelle sue quattro componenti (CPU, Memoria, I/O, Bus). L'architettura è vista sia come insieme delle componenti e delle interconnessioni che compongono la macchina, sia come insieme delle istruzioni in linguaggio Assembly che ne permettono la programmazione</p>
<b>Obiettivi formativi e risultati attesi (secondo i descrittori di Dublino)</b>	<p><b>Conoscenza e capacità di comprensione:</b> lo studente conoscerà i concetti inerenti le moderne architetture dei calcolatori e ne comprenderà il funzionamento basilare.</p> <p><b>Capacità di applicare la conoscenza e capacità di comprensione:</b> lo studente sarà capace di risolvere elementari esercizi di progetto di componenti architetture, spiegandone il funzionamento.</p> <p><b>Autonomia di giudizio:</b> tra le diverse soluzioni architetture possibili, per quanto elementari, lo studente saprà autonomamente individuare la più adatta al particolare contesto.</p> <p><b>Abilità comunicative:</b> lo studente consegnerà una padronanza della terminologia di base sulle architetture (componenti e linguaggio Assembly).</p> <p><b>Capacità di apprendere autonomamente:</b> lo studente sarà in grado di approfondire le conoscenze sulle architetture reali di un calcolatore ed i linguaggi utilizzati in esse.</p>
<b>Articolazione del corso</b>	<p><b>Capitolo 1. Introduzione.</b>          Concetti base. Architettura e organizzazione. Struttura e Funzione. Struttura di un calcolatore. Breve storia dei calcolatori. Misura delle prestazioni.</p> <p><b>Capitolo 2. Reti Logiche.</b>          Algebra Booleana. Definizione ed elementi di base. Porte Logiche. Funzioni booleane. Reti Combinatorie. Analisi e Sintesi di reti combinatorie. Esempi di reti combinatorie. Reti sequenziali sincrone. Elementi di memoria e sincronizzazione. Analisi e Sintesi di reti sequenziali sincrone. Esempi di reti sequenziali sincrone. Cenni sulla realizzazione circuitale delle reti logiche.</p> <p><b>Capitolo 3. Struttura e Funzioni principali di un Calcolatore Elettronico.</b>          Funzioni principali di un calcolatore. Ciclo di esecuzione di un'istruzione di macchina. Interruzioni. I/O. Strutture di interconnessione. Bus: struttura, gerarchie, elementi di progettazione. Cenni al Bus PCI.</p> <p><b>Capitolo 4. Unità di memoria.</b>          Concetti generali. Caratteristiche di un sistema di memoria. Gerarchia di memoria. Memorie interne. Memoria Cache. Memorie esterne. Codici a correzione d'errore (Hamming)..</p>

	<p><b>Capitolo 5. Unità di Ingresso/Uscita.</b>  Concetti generali. Periferiche. Modulo di I/O. I/O da programma. I/O con interruzioni. Direct Memory Access (DMA). Processori I/O. Interfacciamento. Cenni su SCSI e Firewire.</p> <p><b>Capitolo 6. Linguaggio Assembler.</b>  Introduzione al linguaggio Assembler: il MIPS. Le operazioni fondamentali: add, sub. Le istruzioni di memorizzazione: lw, sw. Salti condizionati e incondizionati: beq, bne, j. Salti a sottoprogrammi: jal, jr. Salvataggio e ripristino del contesto con tecnica “callee save” e “caller save”.</p> <p><b>Capitolo 7. Unità centrale di elaborazione: aritmetica dei calcolatori.</b>  L’unità aritmetico-logica (ALU). Rappresentazione dei numeri interi. Aritmetica dei numeri interi. Rappresentazione in virgola mobile. Aritmetica in virgola mobile. Hardware della ALU.  Teoria: 5 ore. Esercitazioni: 2 ore.</p> <p><b>Capitolo 8. Unità centrale di elaborazione: istruzioni di macchina.</b>  Principali elementi di un’istruzione di macchina. Ciclo di esecuzione di un’istruzione. Formato delle istruzioni. Classi di istruzioni. Operandi. Indirizzamento degli operandi. La “pipeline”. Temporizzazione della pipeline. Speed-up. Pipeline nell’Intel 80486.  Teoria: 3 ore. Esercitazioni: 1 ore.</p>
<b>Propedeuticità</b>	Discipline consigliate come propedeutiche: Fondamenti di Informatica
<b>Anno di corso e semestre</b>	PRIMO, secondo semestre
<b>Testi di riferimento</b>	Stallings W., Architettura e organizzazione dei Calcolatori – Sesta edizione - Pearson-Addison Wesley, 2004
<b>Modalità di erogazione dell’insegnamento</b>	Tradizionale
<b>Sede</b>	Via Marengo, 2 - Cagliari
<b>Modalità di frequenza</b>	Facoltativa
<b>Metodi di valutazione</b>	Prova scritta/prova orale (facoltativa)/prove in itinere
<b>Organizzazione della didattica</b>	